

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-245135

(43)Date of publication of application : 01.09.1992

(51)Int.Cl.

H01J 1/30  
H01J 1/34  
H01L 27/15

(21)Application number : 03-027710

(71)Applicant : NEW JAPAN RADIO CO LTD

(22)Date of filing : 30.01.1991


(72)Inventor : DAIBO MASAHIRO

## (54) VACUUM TUBE WITH OPTICALLY EXCITED ELECTRIC FIELD EMISSION CATHODE

### (57)Abstract:

PURPOSE: To lower operation voltage and suppress dispersion in an emission current so as to obtain a big current by providing a cathode which emits electrons by an electric field and a luminous part which radiates light thereon in order to promote electron emission on the same substrate.

CONSTITUTION: A GaAs layer is epitaxially grown on a substrate 101 and a hole reaching the substrate 101 is opened by etching so as to form the end face of a luminous part. Then, a tapered P-type semiconductor cathode 107 is formed by ion milling of an epitaxial layer on the substrate in order to provide an anode electrode 110 through a fine interval above the substrate. When the cathode 107 is given an electric field and light is radiated from the luminous part, electrons of the cathode 107 are excited from a low energy state to a high energy state so as to lower the electric field required for electron emission. Thereby, operation voltage can be set to a low level while reducing dispersion in an emission current and easily obtaining a big current.



BEST AVAILABLE COPY

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-245135

(43) 公開日 平成4年(1992)9月1日

(51) Int Cl. <sup>6</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 J 1/30	Z	9058-5E		
1/34	Z	9058-5E		
H 0 1 L 27/15		8934-4M		

審査請求 未請求 請求項の数7(全7頁)

(21) 出願番号 特願平3-27710

(22) 出願日 平成3年(1991)1月30日

(71) 出願人 000191238

新日本無線株式会社

東京都目黒区下目黒1丁目8番1号

(72) 発明者 大坊 真洋

埼玉県上福岡市福岡二丁目1番1号 新日


本無線株式会社川越製作所内

(54) 【発明の名称】 光励起電界放出カソード付き真空管

(57) 【要約】

【目的】 電界放出カソードを使用した真空管において、動作電圧を比較的低く設定でき、エミッション電流のばらつきを小さく抑えられ、且つ電子放出を多量にして電流密度を大きくする。

【構成】 電界放出カソードを形成した基板上に、そのカソードに放射できるように発光部を配置し、発光部からの光を電界放出カソードに照射しながら動作させ得る構造とした。その結果光励起により電子放出が容易となり大電流を容易に得られる。



101: P-GaAs 基板  
102: 電界放出カソード  
103: P-A<sub>0.38</sub>Ga<sub>0.62</sub>As クラッド層  
104: P-A<sub>0.1</sub>Ga<sub>0.9</sub>As 発光層  
105: n-A<sub>0.41</sub>Ga<sub>0.59</sub>As クラッド層  
106: n-GaAs  
107: くまびねのカソード  
108: Au-Zn  
109: Au-Ge-Ni  
110: フロア

1

## 【特許請求の範囲】

【請求項1】 同一基板上に電界が先端に集中し電界により電子が放出される電界放出カソードと、該カソードに光を照射し光電効果により前記カソードの電子を低いエネルギー状態から高いエネルギー状態に励起して電子放出を促進させる発光部を備え、前記同一基板上または基板上方に設けたアノードから少なくとも構成されたことを特徴とする光励起電界放出カソード付き真空管。

【請求項2】 請求項1記載の光励起電界放出カソード付き真空管において、前記カソードをP型半導体材料で形成したことを特徴とする光励起電界放出カソード付き真空管。

【請求項3】 請求項1記載の光励起電界放出カソード付き真空管において、前記カソードと前記アノードとの間に、前記カソードからの放出電流を制御する少なくとも一つのゲートを備えたことを特徴とする光励起電界放出カソード付き真空管。

【請求項4】 請求項1又は請求項3記載の光励起電界放出カソード付き真空管において、前記発光部の光の強さ及び、又は前記ゲートの電位を変化させてカソードからの放出電流を変化させる変調手段を具備したことを特徴とする光励起電界放出カソード付き真空管。

【請求項5】 請求項1記載の光励起電界放出カソード付き真空管において、前記発光部と前記カソードとの間に、前記カソードに到達する光の強さを変化させる光変調器を設けたことを特徴とする光励起電界放出カソード付き真空管。

【請求項6】 同一基板上に請求項1記載の電界放出カソードを複数個と、請求項1記載の発光部を1個又は複数個配置し、該同一基板上に絶縁膜又は空隙を介してアノードを設けたことを特徴とする光励起電界放出カソード付き真空管。

【請求項7】 請求項1又は請求項6記載の光励起電界放出カソード付き真空管において、前記カソード周囲の少なくとも一部に光反射鏡を配置したことを特徴とする光励起電界放出カソード付き真空管。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、電界が先端に集中し電界により電子が放出される光励起電界放出カソード付き真空管に関する。

【0002】

【従来の技術】 従来のカソードは、殆んどが温度を上昇させて電子を放出させる熱電子放出カソードであった。最近、固体デバイスの固体中の電子走行速度による動作速度の限界が見えはじめ、微少な真空管が注目されてきている。基板上に半導体微細加工技術を利用して設けた先端の鋭いカソードとアノードの数ミクロン以下の間隔に電圧を印加し、高電界で電子を放出させる電界放出カソードの研究が活発になってきた。(IEEE Tra

(2)

特開平4-245135

2

ns. E. D. Vol 36, p 2703及び、同p 2679)そして、アノードとカソードの間にゲートを付設して三極管構造とした試作例が現われ始めた。(IEEE Trans. E. D. Vol 36, p 2651)また、カソード自体に電極をもう一つ設けて2端子構造とし、カソード表面の電気的狀態を外部から意図的に変えることができるタイプのものも知られている。

【0003】 例えば、P型III-V半導体基板表面に薄いn型領域を設けてPn接合を形成し、この接合を逆バイアスにして、アバランシェ効果により発生し、空乏層で加速されたホットエレクトロンを外部に設けたアノードでとりだすもの(IEEE Trans. E. D. Vol 36, p 2715)や、n型基板上表面にP型領域を設け、Pn接合を順バイアスにし、電子をP型領域に注入することによって、P型表面に負の電子親和力をあたえて電子を放出させるもの(Appl. Phys. Vol 48, p 4741)が知られている。

【0004】

【発明が解決しようとする課題】 微細加工による電界放出カソードでは、 $10^7 \sim 10^8$  V/cm程度の電界が必要となることから、高い動作電圧が必要であり、一般的な半導体集積回路とのモノリシック化を考えた場合、トランジスタ類を破壊するなどの危険性があり、一体化する場合には問題があった。

【0005】 また、電界放出カソードの先端の電界強度は、先端の形状の鋭さに強く依存する。従って、先端の形状の鋭さのばらつきにより、エミッション電流が大きく変わる。例えば、カソード先端の半径がわずか20nm変化するだけで、エミッション電流が約一桁も変化する。(例えばIEEE Trans. E. D. Vol 37, p 1545) このカソードの先端の形状の鋭さのばらつきをエミッション電流の変化が無視できる程度にプロセス的に制御することが非常に難しい。

【0006】 従来の電界放出だけを用いた三極管は、電界放出させるためにカソードとアノードの間隔を1μm程度かそれ以下にする必要があり、さらに、エミッション電流制御用のゲートは、利得を大きくとるためにカソードに極めて近い距離に設ける必要があり、製造技術的に難しく、また、ゲートとカソード、ゲートとアノード間の間隔が狭いために、入力と出力間の静電容量が大きくなり、さらに、ミラー効果により高速動作に悪影響を及ぼしていた。また、電極間の静電容量が大きく、電界放出だけではエミッション電流を固体デバイス程度に多くとることが困難であるため、増幅器単段では高速動作しても多段にすると動作スピードが著しく減少する問題があった。

【0007】 更にカソード自体をPn接合によって構成するものは、電界の集中するような尖った微細な先端から電極をとることが難しく、電子放出に電界集中効果を相乗させることが困難であった。また、このタイプで

3

は、カソードの内部にエミッション電流と比較して大きな電流が流れ、効率が悪かった。

【0008】本発明は上記の事情に鑑みてなされたもので、動作電圧を比較的低く設定することができ、エミッション電流のばらつきを小さく抑えることが容易で、電子放出量が多く、高速で動作し、半導体ICや光ICなどと同一基板上に集積可能な光励起電界放出カソード付き真空管を提供することを目的とする。

【0009】

【課題を解決するための手段】本発明の光励起電界放出カソード付き真空管は、同一の基板上に電界放出カソードと、該カソードに光を照射し光電効果により該カソードの電子を低いエネルギー状態から高いエネルギー状態に励起して電子放出を促進させる発光部を設け、動作電圧を上記カソードの電子が上記発光部からの光に励起されて電子放出の電界が下る分低く設定できる構成としたものである。

【0010】本発明の他の手段は、電子放出を容易にするため、電界放出カソードをP型半導体材料で形成したことにある。本発明の他の手段は放出電流を変化させ得る変調手段を設けたことにある。本発明の他の手段は発光部とカソードとの間に光変調器を設けたことにある。本発明の更に他の手段はカソードを少なくとも二つ以上設けて電流量を多くできる構成としたことにある。本発明の更に他の手段はカソード周辺に光反射鏡を配置し発光部からの光を効率良くカソードに照射して電子放出を容易にしたことにある。

【0011】

【作用】発光部は、カソードの電子を低いエネルギー状態から高いエネルギー状態に励起し、電子放出に要求される電界を大幅に低下させ、アノード電圧を低く設定できるように働く。さらに発光部は光の強さを変化させることによってカソードからの電子放出のしやすさを変えることができるので、エミッション電流を変調するように働き、加えてカソード先端の鋭さが鈍くても発光部からの光により、十分なエミッション電流を出すことができるのでエミッション電流のばらつきをおさえることができる。

【0012】以下にカソードに光を照射すると電子放出が行われ易くなる作用について説明する。図8(a)、(b)に本発明の光励起電界放出カソードの基本原理解を示す。図8(a)、(b)はそれぞれカソードにP型、n型半導体を用いた場合のバンドダイアグラムである。ここでEcは導帯の底、Evはフェルミレベル、Evは価電子帯の上端を表す。半導体にその半導体のエネルギーギャップ以上のエネルギーを持った光を照射すると電子・正孔対が生成される。電子は光照射によって真空準位により近づいた高いエネルギー状態に励起されるので、電子が真空中へ飛び出せる確率が増加する。

【0013】半導体では光照射により伝導帯の底以上に

(3)

特開平4-245135

4

励起された電子は、ただちに伝導帯の底に落ち込むが、伝導帯の底ではある確率で正孔と再結合するまで比較的長い時間存在することができる。ここで光を照射している半導体を負に、真空を隔てて設けた導体を正に強くバイアスするとショットキー効果により光励起された電子を取り出すことができる。以上のように光をカソードに照射することによって、カソードから電子放出量を増大させることができる。

【0014】金属カソードの場合はバンドギャップが存在せず、光の進入深さも浅いが、光照射によって金属表面の電子が励起されることは同様であり、光照射によって電子放出は促進される。半導体をカソードとした場合、光照射の効果が特に大きいのはP型半導体の場合である。n型半導体はフェルミ準位が伝導帯の近くにあるため、光照射しない場合であっても熱的に励起された電子が伝導帯に多く存在する。そのため高濃度のn型半導体を電界放出カソードに用いた場合は、金属カソードとよく似た振る舞いをする。

【0015】一方、P型半導体はフェルミ準位が価電子帯の近くにあるため、光照射しない場合は、伝導帯にはほとんど電子は存在しない。そのため同一材料のn型半導体と比較した場合、P型半導体カソードから電界だけによって電子を放出することは難しい。

【0016】P型半導体カソードでは、n型半導体カソードで電子放出が始まる程度の電界が印加されても電子は放出されない。しかしこの状態で光を照射すると伝導帯に電子が励起されるので、カソードから電子が放出される。P型半導体カソードは同一材料のn型半導体カソードと比較して、エミッション電流は小さいが、光をカソードに照射した時としない時のエミッション電流の比を極めて大きくできる。

【0017】

【実施例】図1は本発明の一実施例を示す斜視図、図2(a)(b)(c)(d)は図1のA-A基板断面の製造工程である。P-GaAs基板101にn-GaAsをMBE(Molecular Beam Epitaxy)により成長させ、n-GaAsをストライプ状エッチングし、電流制限領域102を設ける。その上に、P-Al<sub>0.33</sub>Ga<sub>0.67</sub>Asクラッド層103、P-Al<sub>0.1</sub>Ga<sub>0.9</sub>As活性層104、n-Al<sub>0.41</sub>Ga<sub>0.59</sub>Asクラッド層105、n-GaAs106の順にMBEによって成長させる。

【0018】ここまでの製造工程は一般的なエビタキシャル技術である。次の製造工程を図2(a)~(d)に示す。公知のリソグラフィー技術とRIEエッチングにより、表面からP-GaAs基板1に達するまで垂直に穴を開け、光を放出する部分となるLEDの端面を形成する。その後、LED部とその端面をレジスト111で保護し、基板の垂線に対し約30度の角度からイオンミリングし、斜めの穴をあけてカソードの一方の斜面を形

成する。図2(a)。次にLED部とその端面及び上記イオンミリングで形成した斜面をレジストで保護し、前回の斜イオンミリングの時とは基板垂線に対して反対の方向から斜イオンミリングし、図2(b)。くさび型のカソード107を形成する。図2(c)。この時、カソード107の上層部にn-Al<sub>0.45</sub>Ga<sub>0.55</sub>Asクラッド層105とn-GaAs106が残らないようにイオンミリングし、カソード先端部がP型となるようにする。

【0019】次に、図2(d)に示すようにLEDのP型電極金属とn型電極金属をそれぞれAu-Zn108、Au-Ge-Ni109をスパッタリングによって形成し、基板上方に1μm程度かそれ以内の間隔でアノード電極110を設置する。この基板全体を真空容器に入れるか、少なくともカソードとアノードの間を絶縁膜等により包囲して真空にすることにより真空管として動作し得る。この場合カソードとアノード間の距離は非常に小さいため従来のような高真空度でなくても、充分真空管として動作し得る。

【0020】本実施例では基板をGaAsの例で説明したが、発光部を基板に容易に形成できるという理由か\*

$$\phi_{eff} = \phi_0 - \Delta\phi \quad \dots (1)$$

で表される。カソードに照射する光の波長λの目安は

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

c:光速 h:プランク定数

の関係になるようにする。ここで電界を印加するとエミ

ッション電流はIEEE Trans. E. D, Vol 3

6, 2651頁に示されるFowler-Nordhe※

$$J = \left[ \frac{1.55 \times 10^{-6} E^3}{\phi_{eff}} \right] \exp \left[ \frac{-6.86 \times 10^4 \phi_{eff}^{3/2}}{E} \right]$$

... (3)

J: エミッション電流密度 [A/cm<sup>2</sup>]

φ<sub>eff</sub>: 実効仕事関数 [eV]

E: 電界強度 [V/cm]

【0024】図9に電界強度Eをパラメータとした時の実効仕事関数φ<sub>eff</sub>とエミッション電流密度Jの関係を示す。照射することは、φ<sub>eff</sub>を減少させることに相当する。図9からわかるようにφ<sub>eff</sub>をわずかに減少させるだけで、数桁も放出電流を増加させることができる。しかも実効仕事関数φ<sub>eff</sub>の変化によるエミッション電流密度Jの変化つまり相互コンダクタンスは電界が小さい時ほど大きい。

【0025】電子放出させるためには現実的に電界の援助が必要であるが、電界強度を高くするために先端の尖った形状とするのが一般的である。しかし従来の半導体微細技術で先端の非常に尖ったカソードを、均一に製作することは困難であった。前述したように、カソード先端の鋭さが数十nm変化しただけで、エミッション電流は大幅に変化してしまう。

\*ら、ガリウム砒素(以下GaAsと記す)やインジウム燐(InP)などの半導体基板が好都合であるが、発光部を基板上に成長や張り付けることなどで設けることも可能であるので、シリコン基板や硝子基板、セラミック基板などでもよい。またカソードも本実施例のP型AlGaAs以外の金属、半導体、化合物、混合体などのいずれでも、電子を放出しやすい、仕事関数が大きすぎないものであればよい。

【0021】カソードの仕事関数の大きさと、発光部の光の波長で決まる光のエネルギーと、アノードとカソード間の電界の強さとの間には密接な関係がある。カソードへ光照射することによる光電効果により、カソードの電子が低いエネルギー状態から高いエネルギー状態に励起され、アノード電圧によるショットキー効果、更にトンネル効果により真空への電子放出が促進されるように、カソード材料の仕事関数とエネルギーギャップ及び発光部の光の波長を選択する。

【0022】カソード材料の仕事関数をφ<sub>0</sub>、照射による仕事関数の減少分をΔφとすると、実効的な仕事関数φ<sub>eff</sub>は

$$\phi_{eff} = \phi_0 - \Delta\phi \quad \dots (1)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

$$\lambda < ch / \phi_{eff} \quad \dots (2)$$

7

ャップや表面でのバンドの曲がりなどを考慮する必要がある複雑となるが、これらの要素を $\phi_{eff}$ に組み込めば、式(3)と等価に扱うことができる。アノード電圧が一定の場合は、エミッション電流は、光の波長が式(2)を満たしていれば、ほぼ光のパワーに比例する。電界が強い場合は、トンネル効果による電流成分もエミッション電流に寄与する。

【0029】発光部は発光ダイオード(LED)やレーザダイオード(LD)などを用いると比較的容易に小型で高出力の光源を得ることができる。また、高速変調が可能で発光強度が強いダブルヘテロレーザダイオードを採用すると、更に高性能が期待でき、カソードに対して光電効果が十分に行なわれる。

【0030】また本実施例では、カソードの形状として、くさび型を採用したが、先端に電界が集中し、電界放出が容易となればよく、円錐や角錐の形状も好ましいことはもちろんである。カソードの高さは、カソード底部のバックグランド平面から高いほうが電界が集中するので、背の高い形状とし、例えば $0.5\mu\text{m}$ 以上とするのがよい。このカソード形状を実現するために、狭い穴やスリットの開いたマスクの上からの自然狭窄効果による堆積や、異方性エッチング、等方性エッチングのアンダーカット、放電加工、基板を電極としない斜イオンミリングなどの方法によって微細加工する。

【0031】アノードは、基板上に絶縁物を挟んで導体膜で形成できる。または、基板上方に基板から離して導体板などでも実現できる。カソードとアノードの距離は、低いアノード電圧で高い電界強度を得る必要があることと、電子の平均自由行程の短い真空度の低い空間でも弾道運動が可能で高速運動ができるように、短いほうがよい。カソードなど色々な要素によって変わるが、 $1\mu\text{m}$ 程度かそれ以下の距離に設けるとよい。

【0032】エミッション電流は、LEDやLDの光強度の直接変調で制御することができるが、発光部とカソードの間に変調器を入れて間接的に変調することもできる。あるいはカソードとアノードの間にゲートを設けてゲートの電位を変えても変調することができる。

【0033】本実施例では、カソード、発光部ともに一つの場合を示したが、一つの発光部から複数のカソードへ光照射するもの、複数の発光部から一つのカソードへ光照射するもののいずれの場合であってもよいことはもちろんである。発光部からの光は、発光部をカソードの近傍に設置してカソードに直接光照射する構造がもっとも簡単であるが、マイクロレンズや光導波路を介してから照射してもよい。またカソードの裏側など光照射されない領域ができないように鏡で光反射させてもよい。

【0034】実施例2、として図3にゲートを備えた光励起電界放出カソード付真空管の例を示す。LED部及びカソード107の製造方法までは前述の実施例1の図2の場合と同様である。ゲートを設けるためには、まず

(5)

特開平4-245135

8

カソード107周辺の凹部に絶縁膜として $\text{SiO}_2$  301をスパッタリング堆積する。この時カソードの先端及びLED部の電極上などはレジストで保護しておき、リフトオフ法によって余分な $\text{SiO}_2$ をとり除く。

【0035】次にゲート電極302を蒸着し、エッチングしてゲートを形成する。この実施例ではゲートとカソードの間の絶縁体として $\text{SiO}_2$ 膜を用いたが、ゲートとカソードの間に何も入れず真空としたものであってもよい。この形式を実現するには、カソードの上にレジストをコートしておき、その上にゲート金属を蒸着し、エッチング形成後ゲート下のレジストを取り除けばよい。

【0036】実施例3として図4に2つ以上のカソードを発光部からの光の陰にならないようにオフセットして配置した例を示す。製造方法は実施例1の図2(a)、(b)と同様である。カソードの配置を光の陰になることなく、狭い面積内に収めることができるようにオフセットして配置している。しかも、本実施例はLED部からの光の空間的広がりによるカソードでの受光パワーの分布を補正するために、光軸から離れたカソードをLEDから近い距離に配置している。この様にカソードを配置することによって、1つの発光部により多数のカソードからのエミッション電流を均一に増大させることができる。

【0037】実施例4として図5にカソード周辺に発光部からの光を反射する鏡面501を設け、発光部からの直接光が照射されないカソードの裏側にも光が照射される構造とした例を示す。実施例1の図2(a)~(d)と同様にして発光部とカソードを形成する。次にカソードなどの鏡面とする部分以外の領域をレジストで保護し回転させながらAlなどの金属を斜め蒸着し、カソード周辺の基板に垂直な壁に鏡面501を設ける。この鏡面によりカソードの発光部と反対側にも光照射がなされ、光を有効に利用することができる。

【0038】図6に実施例1の等価回路を示す。アノードに正の電圧を印加し、LEDの発光強度を入力の変調で変化させて、エミッション電流を変化させる。

【0039】図7に実施例2の等価回路を示す。これはアノードとカソードの間にゲートを設けて、エミッション電流をLEDの直接変調とゲートの電位を変えて変調するといった2つの同時変調が可能な駆動方法である。入力1を直流バイアスとするとエミッション電流が増加する分だけアノード電圧を低くして、従来の電界放出三極管と同様に入力2のゲートだけの駆動もできる。

【0040】入力1と入力2の両方で変調すると2重変調が可能である。入力1はLEDの入力であり、入力1の電流とLEDからの発光パワーは比例関係にある。入力1の変調は低電圧(1~2V)で電流モードの変調に都合がよい。一方ゲートでの入力2による変調は高電圧で電圧モードでの変調に都合がよい。また入力2の入力インピーダンスは大きい。このように低電圧電流モード

の変調と、高電圧電圧モードの変調が一つのデバイスで独立に同時に可能である。

【0041】

【発明の効果】本発明の光励起電界放出カソード付き真空管は、このように構成されているので、以下に記載されるような効果を奏する。

【0042】光をカソードに照射するので、電界だけによって電子放出していた従来の電界放出カソードに比べてエミッション電流を大幅に多くできる。このため縦続に多段接続しても動作速度が著しく減少するようなことがなくなる。エミッション電流が多くなる分だけアノード電圧を下げることができる。充分なエミッション電流を低い電界強度で得ることができるので、カソード先端の超高精度の加工を必要としない。このため製作プロセスのばらつきによるエミッション電流のばらつきが小さくなる。

【0043】光照射によって1度に多数のカソードの電氣的状態を変えることができるので、カソードの面密度を高めることができる。

【0044】ゲートを設けたタイプでは、光による変調とゲートによる変調の2重変調が可能であり、それぞれ電流モードと電圧モードによる変調に都合がよいので、多種多様な回路に対応できる。また、ゲート電圧を下げることもでき、さらに光とゲート電圧を同相で変調することができるので、ミラー効果による動作速度の減少を小さくすることができる。また、真空管であるので宇宙線の影響が小さく、高集積で耐環境性の電子デバイスを提供できる。

【0045】動作電圧を低くできるので半導体ICとのモノリシック化が可能であり、光素子、半導体素子、真空管の要素を有するので超高速（数百GHz～数THz）で動作可能な複合モノリシックICが実現可能である。

【図面の簡単な説明】

【図1】光励起電界放出カソード付き真空管の斜視図。

【図2】本発明の製造工程の説明図。

【図3】本発明の他の実施例を示す説明図。

【図4】本発明の他の実施例を示す説明図。

【図5】本発明の他の実施例を示す説明図。

【図6】本発明の実施例における等価回路。

【図7】本発明の実施例2における等価回路。

【図8】本発明の光励起電界放出カソードの基本原理を示す説明図。

【図9】電界強度をパラメータとした時の実効仕事関数とエミッション電流の関係を示す説明図。

【符号の説明】

101 P-GaAs基板

102 電流制限領域

103 P-Al<sub>0.35</sub>Ga<sub>0.65</sub>Asクラッド層

104 P-Al<sub>0.1</sub>Ga<sub>0.9</sub>As活性層

105 n-Al<sub>0.41</sub>Ga<sub>0.59</sub>Asクラッド層

106 n-GaAs


107 くさび型のカソード

108 Au-Zn


109 Au-Ge-Ni

110 アノード


【図3】




【図4】




【図6】



【図7】




【図1】




101: p-GaAs 基板  
 102: 電流制限層  
 103: p-Al<sub>0.38</sub>Ga<sub>0.62</sub>As クラッド層  
 104: p-Al<sub>0.1</sub>Ga<sub>0.9</sub>As 活性層  
 105: n-Al<sub>0.41</sub>Ga<sub>0.59</sub>As クラッド層  
 106: n-GaAs  
 107: くさび型のカソード  
 108: Au-Zn  
 109: Au-Ge-Ni  
 110: アノード


【図5】




【図2】




(a)



(b)




(c)



(d)


【図8】



(a)

(b)

【図9】





**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**

**THIS PAGE BLANK (USPTO)**